Hoş Geldiniz,
Misafir
.
Oturum Aç
.
English
NİNOVA
DERSLER
YARDIM
HAKKINDA
Neredeyim:
Ninova
/
Dersler
/
Elektrik-Elektronik Fakültesi
/
EEF 205E
/
Dersin Bilgileri
Fakülteye dön
Ana Sayfa
Dersin Bilgileri
Dersin Haftalık Planı
Değerlendirme Kriterleri
Dersin Bilgileri
Dersin Adı
Türkçe
Lojik Tasarıma Giriş
İngilizce
Introduction to Logic Design
Dersin Kodu
EEF 205E
Kredi
Ders
(saat/hafta)
Uygulama
(saat/hafta)
Labratuvar
(saat/hafta)
Dönem
3
3
3
-
-
Dersin Dili
İngilizce
Dersin Koordinatörü
Ali Sinan Çabuk
Ali Sinan Çabuk
Dersin Amaçları
1. Kombinezonsal Devrelerin Analiz ve Tasarımını Öğretmek
2. Senkron Ardışıl Devrelerin Analiz ve Tasarımını Öğretmek
3. Donanım Tanımlama Dillerini Öğretmek
Dersin Tanımı
Lojik Sistemler ve İkili Sayılar. Boole Cebrinin Aksiyomlar ile Tanımı. Boole Fonksiyonları. Boole Fonksiyonlarının İndirgenmesi. Lojik Kapılar. Donanım Tanımlama Dilleri (HDL). Kombinezonsal Devrelerin Analiz ve Tasarımı. HDL ile kombinezonsal devre tasarım örnekleri. Boole Fonksiyonlarının orta (MSI) ölçekli tümdevre elemanları ile gerçeklenmesi. HDL ile MSI elemanlarını kullanarak Boole fonksiyonlarının gerçekleştirilmesi. Bellek Elemanları: Tutucular, Flip-Flop’lar, SR ve D Tutucunun HDL Modelleri. Senkron Ardışıl Devrelerin Analiz ve Tasarımı. Sonlu durum makinelerinin HDL Modelleri.
Dersin Çıktıları
Önkoşullar
Gereken Olanaklar
Diğer
Ders Kitabı
F. Vahid, “Digital design, with RTL design, VHDL, and Verilog”, J. Wiley & Sons, 2010.
P. D. Minns, “FSM-based digital design using Verilog HDL”, J. Wiley & Sons, 2008.
P. P. Chu, “FPGA prototyping by Verilog examples Xilinx Spartan-3 version”, J. Wiley & Sons, 2008.
B. Readler, “Verilog by Example: A Concise Introduction for FPGA Design”, Full Arc Press, 2011
Diğer Referanslar
Dersler
.
Yardım
.
Hakkında
Ninova, İTÜ Bilgi İşlem Daire Başkanlığı ürünüdür. © 2023